WaferEtch TSVReveal創(chuàng)新晶片加工解決方案

發(fā)表于：2017-07-31  作者：3135019  關(guān)注度：231

Veeco精密表面處理 - WaferEtch

采用 TSV Reveal 的創(chuàng)新晶片加工解決方案

精密表面處理的單晶片濕法蝕刻技術(shù)可實(shí)現(xiàn)多個(gè)工藝級(jí)別的均勻選擇性蝕刻，且絕無(wú)交叉污染。日?？色@得比 1% 更理想的蝕刻一致性。無(wú)論先進(jìn)封裝還是 FEOL/BEOL 濕法蝕刻，WaterEtch™ 系統(tǒng)均可以最低的生產(chǎn)成本實(shí)現(xiàn)最高產(chǎn)量的工藝。在活性、背面和/或斜角區(qū)域需要蝕刻結(jié)構(gòu)或薄膜時(shí)，WaferEtch 系統(tǒng)可提供久經(jīng)驗(yàn)證的技術(shù)解決方案。

TSV 露出器

作為 WaferEtch 平臺(tái)的旗艦產(chǎn)品，TSV 露出器進(jìn)行了特別配置以滿足晶片薄化以露出互鎖裝置的工藝要求。這已成為 2.5D 和 3D-IC 封裝制造的關(guān)鍵步驟，能夠?qū)崿F(xiàn)工藝控制并降低成本。TSV 露出器可取代干法蝕刻所需的四種工具：CMP、等離子蝕刻、硅厚度測(cè)量以及晶片清洗。蝕刻系統(tǒng)中的集成式厚度測(cè)量傳感器可對(duì)晶片蝕刻過(guò)程進(jìn)行閉環(huán)控制。TSV 露出器實(shí)現(xiàn)了 CoO 的明顯減少，使 3D TSV 更加經(jīng)濟(jì)可行。

功能：

• 集成式厚度測(cè)量
• 徑向厚度不均勻的臂動(dòng)作補(bǔ)償
• 化學(xué)循環(huán)實(shí)現(xiàn)最低 CoO
• 體積小巧

應(yīng)用領(lǐng)域：

• 先進(jìn)封裝
  • 2.5D 中介層
  • 3D IC

金屬/UBM/RDL 蝕刻

金屬經(jīng)過(guò)濕法蝕刻具有單晶片的精度和重復(fù)性，初始一致性通常低于 3%，然后優(yōu)化至晶片內(nèi)和晶片間一致性均達(dá)到 1% 以上。精密表面處理的 WaferChek® 系統(tǒng)可提供原位自適應(yīng)工藝控制，通過(guò)晶片的光學(xué)特性來(lái)管理濕法蝕刻工藝。

功能：

• 端點(diǎn)檢測(cè)
• 絕佳的工藝控制
• 無(wú)交叉感染
• 化學(xué)循環(huán)實(shí)現(xiàn)最低 CoO
• 可編程臂掃描搭配流體流動(dòng)和晶片旋轉(zhuǎn)速度以實(shí)現(xiàn)蝕刻一致性
• 積極表面保護(hù)適用于單側(cè)應(yīng)用

應(yīng)用領(lǐng)域：

• MEMS
• RF
• 電力電子器件
• LED
• 數(shù)據(jù)存儲(chǔ)
• 先進(jìn)封裝（2.5 和 3D IC）

介電層蝕刻

功能：

• 絕佳的工藝控制
• 無(wú)交叉感染
• 最低的擁有成本

應(yīng)用領(lǐng)域：

• MEMS
• RF
• 電力電子器件
• LED
• 數(shù)據(jù)存儲(chǔ)